(メモ)「やまぶき」方式？で、「PLLを使うことなく、S/P DIF信号からクロック抽出を行う」タイムスタンプ方式S/PDIFレシーバを搭載したDAC ICが出た。

　……無線と実験のNo.1031(2009年1月号、pp.118-121)で知ったのだけれど、クロックを取り扱う方法として「タイムスタンプ」を使うDAC ICが登場したらしい。
　ESSテクノロジーというところの、ES9008というチップなのだけれど。
　タイムスタンプ方式といえば「邪道タイパーさん製作の親指シフトエミュレータ」とか、あとは業務用のVTRとかいうイメージくらいしかなかったのだけれど、まさかDACにこういうものが付くことになるとは予測もしていなかったので、ちょっとおどろいています。

　……あーちなみに、S/P DIFってのは大雑把に言うと「データ同士の間にクロックビットを突っ込む」カタチでデータの伝送をする方式。日本語入力方式でいえば「月配列」のシフト操作部分がクロックビットで、文字操作部分がデータビット……とか、まぁそんな感じ。
　ところが、機器内部では一般的に「クロックとデータを分離して、それぞれ別々の線で伝送する」という、それこそ親指シフトみたいな方法で伝送されているわけで。
　そういったシリアル伝送→パラレル伝送への変換用途としては、通常は常時PLLと呼ばれるものを使うか、常時PLLをクロックごとに一瞬解放して使う瞬時PLLを使うか、あるいは伝送元のクロックを無視するか、あるいは両方の機器に外部からマスタークロックを供給して強制同期するか……くらいしかなかったのだけれど、今回は新たな選択肢として「(やまぶきと同じようにタイムスタンプを使ってタイミングを管理する)タイムスタンプ方式」ってのが出た……と。
　DAI関連におけるタイムスタンプ方式は「クロック抽出部分を、他の回路からきっちり分離したりするなど、色々応用しがいがありそう」なので、この絡みについての今後にはちょっと期待してみたり。